IEDM 2023國際電子元件會議上，臺積電公布了一份野心勃勃的半導(dǎo)體制造工藝、封裝技術(shù)路線圖，已經(jīng)規(guī)劃到了2030年。

眼下，臺積電正在推進(jìn)3nm級別的N3系列工藝，下一步就是在2025-2027年間鋪開2nm級別的N2系列，包括N2、N2P等，將在單顆芯片內(nèi)集成超過1000億個晶體管，單個封裝內(nèi)則能做到超過5000億個。

為此，臺積電將使用EUV極紫外光刻、新通道材料、金屬氧化物ESL、自對齊線彈性空間、低損傷低硬化低K銅材料填充等等一系列新材料、新技術(shù)，并結(jié)合CoWoS、InFO、SoIC等一系列封裝技術(shù)。

再往后就是1.4nm級別的A14、1nm級別的A10——命名和Intel A20、A18如出一轍，但看起來更“先進(jìn)”。

1nm A10工藝節(jié)點(diǎn)計劃2030年左右量產(chǎn)，將在單顆芯片內(nèi)集成超過2000億個晶體管，單個封裝內(nèi)則超過1萬億個，相比N2工藝翻一倍。

有趣的是，Intel也計劃在2030年做到單個封裝1萬億個晶體管，可謂針鋒相對。

目前最復(fù)雜的單芯片是NVIDIA GH100，晶體管達(dá)800億個。

多芯片封裝方面處于領(lǐng)先地位的是各種GPU計算芯片，Intel Ponte Vecchio GPU Max超過1000億個晶體管，AMD Instinct MI300A、MI300X分別有1460億個、1530億個晶體管。