FPGA是可以先購買再設(shè)計(jì)的“萬能”芯片

FPGA現(xiàn)場可編程門陣列，是在硅片上預(yù)先設(shè)計(jì)實(shí)現(xiàn)的具有可編程特性的集成電路，它能夠按照設(shè)計(jì)人員的需求配置為指定的電路結(jié)構(gòu)，不必依賴由芯片制造商設(shè)計(jì)和制造的ASIC芯片。 

廣泛應(yīng)用在原型驗(yàn)證、通信、汽車電子、工業(yè)控制、航空航天、數(shù)據(jù)中心等領(lǐng)域FPGA 硬件三大指標(biāo)包括：制程、門級數(shù)及SERDES速率，配套EDA軟件工具同樣重要，比較FPGA產(chǎn)品可以從技術(shù)指標(biāo)入手。 

從FPGA內(nèi)部結(jié)構(gòu)來看，主要包括：可編程輸入/輸出單元（I/O）、可編程邏輯塊（LC）、 完整的時(shí)鐘管理（CMT）、嵌入塊式 RAM（BRAM）、布線資源、內(nèi)嵌的底層功能單元和專用硬件模塊等。 

根據(jù)賽靈思披露的數(shù)據(jù)，一個(gè)LUT6等效1.6個(gè) LC，一個(gè) LC對應(yīng)幾十到上百“門”，1000萬門約等于10萬LC，即100K CLB級別FPGA。 

與ASIC不同的是，在選購FPGA產(chǎn)品不僅考慮硬件參數(shù)，配套EDA軟件的性能也同樣重要。 

目前國內(nèi)廠商高端產(chǎn)品在硬件性能指標(biāo)上均與賽靈思高端產(chǎn)品有較大差距。 

相對于ASIC，F(xiàn)PGA具有3點(diǎn)優(yōu)勢：（1）可編輯，更靈活、（2）產(chǎn)品上市時(shí)間短，節(jié)省了 ASIC 流片周期、（3）避免一次性工程費(fèi)用，用量較小時(shí)具有成本優(yōu)勢。

新型光學(xué)芯片已被發(fā)現(xiàn)

近日，研究人員開發(fā)了一種易于使用的光學(xué)芯片，可以自我配置實(shí)現(xiàn)多種功能，他們實(shí)現(xiàn)的正實(shí)值矩陣計(jì)算使芯片具有應(yīng)用于需要光神經(jīng)網(wǎng)絡(luò)的應(yīng)用程序的潛力。 

光神經(jīng)網(wǎng)絡(luò)可用于各種數(shù)據(jù)密集型任務(wù)，如圖像分類、手勢解釋和語音識別，此前已經(jīng)開發(fā)出可以在制造后重新配置以執(zhí)行不同功能的光子集成電路。 

然而，它們往往難以配置，因?yàn)橛脩粜枰私庑酒膬?nèi)部結(jié)構(gòu)和原理，并單獨(dú)調(diào)整其基本單元。 

中國華中科技大學(xué)研究團(tuán)隊(duì)負(fù)責(zé)人董建績說：“我們的新芯片可以被視為一個(gè)黑盒子，這意味著用戶不需要了解其內(nèi)部結(jié)構(gòu)就可以改變其功能。他們只需要設(shè)定一個(gè)訓(xùn)練目標(biāo)，在計(jì)算機(jī)控制下，芯片將自我配置，以實(shí)現(xiàn)基于輸入和輸出的預(yù)期功能?！?/span>

 

可實(shí)現(xiàn)任何所需應(yīng)用的電子集成電路

在《光學(xué)材料快報(bào)》雜志上，研究人員描述了他們的新芯片，該芯片基于一種名為馬赫—曾德爾干涉儀（MZI）的波導(dǎo)光學(xué)組件網(wǎng)絡(luò)，該網(wǎng)絡(luò)以四邊形模式排列。 

研究人員表明，該芯片可以自我配置，以執(zhí)行光路由、低損耗光能分裂和用于創(chuàng)建神經(jīng)網(wǎng)絡(luò)的矩陣計(jì)算。 

在未來，預(yù)計(jì)將實(shí)現(xiàn)更大規(guī)模的片上可編程波導(dǎo)網(wǎng)絡(luò)。隨著進(jìn)一步的發(fā)展，它可能會實(shí)現(xiàn)與現(xiàn)場可編程門陣列（FPGA）相媲美的光學(xué)功能——在制造后可以重新編程以執(zhí)行任何所需應(yīng)用的電子集成電路。

創(chuàng)建可編程MZI網(wǎng)絡(luò)

芯片上的四邊形MZI網(wǎng)絡(luò)可能對涉及光神經(jīng)網(wǎng)絡(luò)的應(yīng)用有用，這些網(wǎng)絡(luò)是由相互連接的節(jié)點(diǎn)創(chuàng)建的。 

為了有效地使用光學(xué)神經(jīng)網(wǎng)絡(luò)，網(wǎng)絡(luò)必須使用已知數(shù)據(jù)進(jìn)行訓(xùn)練，以確定每對節(jié)點(diǎn)之間的權(quán)重，這項(xiàng)任務(wù)涉及矩陣乘法。 

片上矩陣操作通常使用前向傳播MZI網(wǎng)絡(luò)或微環(huán)陣列來實(shí)現(xiàn)。受電子學(xué)中FPGA的啟發(fā)，希望使用MZI拓?fù)渚W(wǎng)絡(luò)結(jié)構(gòu)，允許矩陣操作的前饋和反饋傳播。 

開發(fā)的芯片可以通過調(diào)整電極的電壓來重新配置，這在四邊形網(wǎng)絡(luò)中創(chuàng)建了各種光傳播路徑。研究人員集成了一種梯度下降算法來加快代價(jià)函數(shù)的收斂速度，該函數(shù)在每次訓(xùn)練迭代中衡量網(wǎng)絡(luò)的準(zhǔn)確性。 

在每次訓(xùn)練迭代后，芯片更新所有可調(diào)電極的電壓，而不是單一變量的值，這進(jìn)一步提高了代價(jià)函數(shù)的收斂速度，有助于使訓(xùn)練過程更快。

該芯片在未來的價(jià)值

該芯片可用于執(zhí)行所謂的正實(shí)數(shù)矩陣計(jì)算，驗(yàn)證了其在四邊形 MZI 網(wǎng)絡(luò)中的可行性。芯片的訓(xùn)練結(jié)果與目標(biāo)矩陣之間的誤差很小。 

光路由可以在數(shù)據(jù)中心的處理器和內(nèi)存單元等設(shè)備之間有效地路由光信號。與電氣方法相比，光學(xué)方法有助于在處理大量信號時(shí)減少延遲和功耗。 

此外，該芯片還用于低損耗光功率分離，將單個(gè)輸入光分離成在其輸出端口具有成比例能量的光束。 

而且在分裂過程中的能量損失保持在1.16 dB以下，低損耗光能量分裂可用于將信號發(fā)送到芯片上的不同組件，例如處理器和光電探測器，這有利于同時(shí)處理輸入信號。

結(jié)尾：

研究人員目前正在努力改進(jìn)該芯片，以實(shí)現(xiàn)更多的矩陣運(yùn)算功能，同時(shí)將其用于光學(xué)神經(jīng)網(wǎng)絡(luò)之外的矩陣計(jì)算的其他應(yīng)用。